เวสเทิร์น ดิจิตอล พัฒนาเทคโนโลยีหน่วยความจำชิป 3D NAND รุ่นใหม่ล่าสุดภายใต้ชื่อ BiCS5 

เวสเทิร์น ดิจิตอล ประกาศความสำเร็จในการพัฒนาเทคโนโลยีหน่วยความจำชิป NAND แบบสามมิติ (3D NAND) รุ่นที่ 5 มีชื่อว่า BiCS5 ที่เป็นชิปที่พัฒนาต่อเป็น Triple-level Cell (TLC) และ quad-level-cell (QLC) ที่มาพร้อมกับคุณสมบัติเรื่องพื้นที่ความจุ ประสิทธิภาพการทำงาน และความน่าเชื่อถือในราคาที่น่าสนใจ ชิป BiCS5 ถูกออกแบบให้เหมาะอย่างยิ่งสำหรับเก็บข้อมูลกำลังจะมีเพิ่มมากขึ้นเรื่อยๆ อย่าง ยานยนต์ที่ติดตั้งอุปกรณ์เชื่อมต่อเข้ากับเทคโนโลยีการสื่อสาร โทรศัพท์มือถือ และปัญญาประดิษฐ์หรือ AI ต่างๆ 

เบื้องต้น เวสเทิร์น ดิจิตอล จะเริ่มต้นการผลิตชิป BiCS5 แบบ TLC ขนาด 512 กิกะบิต (Gb) ก่อนและเริ่มการจัดส่งอุปกรณ์ที่มีขนาดความจุ 512 กิกะบิต สำหรับการใช้งานกับอุปกรณ์บางชนิด การผลิต BiCS5 เชิงพาณิชย์คาดว่าจะเดินสายการผลิตภายในช่วงครึ่งหลังของปี 2020 นี้ ชิป BiCS5 แบบ TLC และ BiCS5 แบบ QLC จะมีให้เลือกให้หลากหลายความจุ และความจุสูงถึง 1.3TB 

“เมื่อเรากำลังก้าวเข้าสู่ทศวรรษใหม่ แนวทางใหม่ในพัฒนาชิป NAND แบบสามมิติให้สามารถเก็บข้อมูลได้มากขึ้นย่อมเป็นสิ่งสำคัญอย่างยิ่งเพื่อที่จะสามารถตอบสนองความต้องการในเรื่องปริมาณและความเร็วของข้อมูลที่เพิ่มขึ้น” ดร.สตีฟ ปาร์ค (Steve Paak) รองประธานอาวุโสฝ่ายเทคโนโลยีหน่วยความจำและการผลิต บริษัท เวสเทิร์น ดิจิตอล กล่าวพร้อมเพิ่มเติมอีกว่า  

“ความสำเร็จในการผลิต BiCS5 แสดงให้เห็นถึงความเป็นผู้นำด้านเทคโนโลยีหน่วยความจำแฟลชของเวสเทิร์น ดิจิตอลที่มีอย่างต่อเนื่องและการดำเนินการอันแข็งแกร่งเพื่อความสำเร็จของแผนงาน ด้วยการยกระดับความก้าวหน้าใหม่ให้กับเทคโนโลยีหน่วยความจำแบบ multi-tier บนโฮลของเราเพื่อที่จะเพิ่มความหนาแน่นรวมถึงการเพิ่มเลเยอร์การจัดเก็บมากขึ้น เรามุ่งที่เพิ่มขนาดความจุและประสิทธิภาพของเทคโนโลยี 3D NAND อย่างสูงสุด ในขณะที่ยังสามารถส่งมอบความน่าเชื่อถือและต้นทุนได้ตามที่ลูกค้าคาดหวังไว้” 

  

BiCS5 คือชิปหน่วยความจำที่มีความหนาแน่นในการจัดเก็บข้อมูลสูงที่สุดและเป็นเทคโนโลยี NAND แบบสามมิติที่ทันสมัยที่สุดของเวสเทิร์น ดิจิตอล ที่ผลิตขึ้นโดยใช้เทคโนโลยีและนวัตกรรมการผลิตที่หลากหลาย เทคโนโลยีหน่วยความจำแบบ multi-tier บนโฮลเจเนอเรชันที่2 กระบวนการทางวิศวกรรมที่ได้รับการปรับปรุง และการพัฒนาเซลล์ของโครงสร้างเทคโนโลยี 3D NAND อื่นๆ เพื่อเพิ่มความหนาแน่นการเรียงตัวของเซลล์หน่วยความจำในแนวนอนตลอดทั้งแผ่นเวเฟอร์ 

และมีการเพิมความหนาแน่นของเซลล์ทำให้เมื่อรวมกับความสามารถในการจัดเก็บแบบแนวตั้งซ้อนกัน 112 เลเยอร์ ช่วยให้ BiCS5 สามารถมีความจุเพิ่มได้สูงสุดถึง 40 เปอร์เซ็นต์* ต่อเวเฟอร์ เมื่อเทียบกับเทคโนโลยี BiCS4 แบบ 96 เลเยอร์ของเวสเทิร์น ดิจิตอล ด้วยราคาที่สมเหตุสมผล การปรับปรุงด้านการออกแบบยังช่วยเพิ่มประสิทธิภาพการทำงาน ทำให้ชิป BiCS5 มีประสิทธิภาพ I/O เร็วขึ้นถึง 50% เมื่อเปรียบเทียบกับ BiCS4

เทคโนโลยี BiCS5 ได้รับการพัฒนาร่วมกับ Kioxia Corporation พันธมิตรด้านเทคโนโลยีและการผลิต โดยชิป BiCS5 จะถูกผลิตขึ้นที่โรงงานประกอบกิจการร่วมค้าในเมืองยกไกชิ (Yokkaichi) ในจังหวัดมิเอะ (Mie) ประเทศญี่ปุ่นและเมืองคิตากามิ (Kitakami) จังหวัดอิวะเตะ (Iwate) ประเทศญี่ปุ่น การเปิดตัวเทคโนโลยีชิป BiCS5 นี้พัฒนาต่อยอดจากผลิตภัณฑ์ในกลุ่มเทคโนโลยี 3D NAND ของเวสเทิร์น ดิจิตอล สำหรับใช้ในอุปกรณ์อิเล็กทรอนิกส์แบบใช้ส่วนตัวที่ใช้ข้อมูลเป็นศูนย์กลาง โทรศัพท์มือถือสมาร์ทโฟน อุปกรณ์ IoT และดาต้าเซ็นเตอร์ 

ข่าวประชาสัมพันธ์